Ну, и какие проблемы? На элементах со входами 1, 2, 5, 6 собран обычный двухустойчивый триггер. Если обнулить пятую ногу (при наличие на второй высокого уровня), получим на 4 выводе единицу, на 3- ноль до тех пор, пока не обнулим вторую (при наличие на пятой высокого уровня)- тут всё ясно.
При первом включении нашей схемы, имеем на 3 выходе единичку т. к. в это состояние его переводит сброс в ноль входного импульса (на 14 ноге ИЕ8, они там постоянно долбят, именно их мы и считаем ). ИЕ8 переключается по переднему фронту входного импульса, а сброс триггера, повторю, происходит по спаду. При появлении на обоих ИЕ8 единичек на ножках, подключённым к 8 и 9 входам ЛА7, на 10 выходе этой ЛА7 появляется логический ноль, который переводит в ноль третью ножку, и в единицу- четвёртую. Обе ИЕ8 сбрасываются в ноль- им на вход R поступила лог. единица. Последующий спад входного импульса на входе первой ИЕ8 (14 ножка), вновь переводит двухустойчивый триггер в исходное состояние, ИЕ8 опять готовы к счёту (напоминаю, считать они будут по нарастанию входного импульса), и вновь будут сброшены в ноль, как только досчитают до заданного переключателями числа...
А выходной сигнал ДПКД в виде короткого импульса (длительность равна длительности входных импульсов на ИЕ8), и частотой следования в коэффициент деления меньше, чем входная частота, поступает на вход ЧФД...